| 授業の目標と概要 |
| CPU、メモリ、I/Oシステムのインタフェース回路の実際を学ぶ。メモリとCPUの各種バス信号との入出力タイミングを |
| 理解する。アドレスマップを設定し、CPUとの接続回路の設計製作を行う。合わせて、メモリを中心としてCPUとI/O間 |
| でどのようにデータ転送が行われるかをそのバス制御と共に理解を行う。 |
|
| カリキュラムにおける位置づけ |
| 履修済みの論理回路Ⅰ・Ⅱ、電子計算機Ⅰから引き継ぐ科目である。４年後期の応用計算機設計にさらに継続され |
| る。 |
|
|
|
| １．CPUによるメモリアクセス制御方式 |
|
| フェッチサイクル、リード・ライトサイクル |
2 |
|
|
| CPUがメモリをクロックに同期してアクセスするタイミング |
|
| 命令との関連 |
2 |
|
|
|
|
| ２．制御信号とデータバスタイミング実測実験 |
|
|
|
| |
|
| アクセスタイミングのオシロスコープでの実測、クロックとの関係のチャート図作成 |
|
| メモリアクセスタイムと余裕度の測定とその意味 |
5 |
|
|
|
|
| ３．SBCを用いた外部メモリの設計製作 |
|
|
|
| メモリマップの作成 |
|
| アドレスデコーダの設計 |
|
|
5 |
|
|
|
| メモリ制御信号回路の設計 |
|
| ブレッドボードを用いての回路の製作 |
4 |
| メモリアクセスプログラムの作成 |
|
| デバッグと動作検証 |
5 |
|
|
| ４．I/O、メモリ間データ転送方式 |
|
|
|
| データバス制御方式 |
|
|
|
| I/Oチャネルの概念 |
2 |
|
|
| |
|
| DMA転送方式とプログラムの関連 |
|
|
|
| データバスの３ステート制御、バスバッファの |
|
| 使い方 |
|
|
|
|
