

情報工学科 3 年 電子回路 期末試験 問 題

2014 年 2 月 14 日実施

解答上の注意

- 問題は 6 ページあります。
- 有効数字の桁数は、計算に用いた値の桁数に応じて決定すること。
- 分数、平方根、 π はそのままにせず、計算すること。
- 特に指定がない限り、計算の途中過程も示すこと。
- 単位が明らかな場合は、単位も記すこと。
- 解答は解答用紙に行うこと。

1

図 1 の回路で LED を点灯させたい。FET の $V_{DS} - I_D$ 特性を図 2、設計の条件を表 1 のとおりとするとき、以下の各問に答えよ。

[14 点]

- (1) FET が ON になっているときのドレイン-ソース間電圧 V_{DS} の値を 0.05[V] 単位で求めよ。 [3 点]
- (2) ドレイン-ソース間の回路に成り立つ式を、図 1 に示した記号を用いて 示せ。 [6 点]
- (3) ドレイン抵抗 R_D の値を求めよ。 [5 点]

表 1 設計の条件と記号の意味

記号	意 味	値
V_{DD}	バイアス (電源) 電圧	5.00[V]
V_i	FET を ON にするときの入力電圧	4.00[V]
V_F	LED 点灯時の順電圧	2.08[V]
I_F	LED 点灯時の順電流	30.0[mA]





図 1

図 2 FET の $V_{DS} - I_D$ 特性

2

図3の回路において $R = 4.70[\text{k}\Omega]$, $C = 0.330[\mu\text{F}]$ であるとき, 以下の各問に答えよ.

[21点]

- (1) 時定数 τ の値を求めよ. [5点]
 (2) 入力電圧 $v_i(t)$ として, 図4(a)に示すような $t=0$ で $0[\text{V}]$ から $E[\text{V}]$ に変化する電圧を加えるとき, $t>0$ における出力電圧 $v_o(t)$ の概形を示せ. ただし, $t=0$ において, コンデンサ C は完全に放電されているものとし, T_w は C の充電が完了できる長さであるとする. また, 波形には(3)と区別できるように番号を付けること. [4点]






図3

- (3) (2)において時定数が大きくなるように素子値を変化させたとき, $t>0$ における出力電圧 $v_o(t)$ の概形を(2)と同じ解答欄に示せ. 波形には(2)と区別できるように番号を付けること. [4点]
 (4) 入力電圧 $v_i(t)$ として, 図4(b)に示すような $t=0$ で $E[\text{V}]$ から $0[\text{V}]$ に変化する電圧を加えるとき, $t>0$ における出力電圧 $v_o(t)$ の概形を示せ. ただし, $t=0$ において, コンデンサ C は両端の電圧が $E[\text{V}]$ になるまで充電されているものとし, T_w は C の放電が完了できる長さであるとする. また, 波形には(5)と区別できるように番号を付けること. [4点]
 (5) (4)において時定数が小さくなるように素子値を変化させたとき, $t>0$ における出力電圧 $v_o(t)$ の概形を(4)と同じ解答欄に示せ. 波形には(4)と区別できるように番号を付けること. [4点]



(a)



(b)

図4

3

図5の回路について、以下の各問に答えよ。(1)および(2)については、導出の過程は不要である。また、分数式となる場合は繁分数式にせず、簡単な分数式に変形すること。

[20点]

- (1) 入力電流 I_i を図5に示す電圧を用いた文字式で表せ。 [4点]
- (2) 帰還電流 I_f を図5に示す電圧を用いた文字式で表せ。 [4点]
- (3) (1)と(2)で求めた式を利用して、出力電圧 \dot{V}_o と入力電圧 \dot{V}_i が次のような関係にあることを導け。 [6点]




図5

$$\dot{V}_o = -\frac{j\omega CR}{1 + j\omega CR} \dot{V}_i$$

- (4) 電圧増幅度 A_v を表す式を角周波数 ω の関数として導け。 [6点]

[6点]

4

図6の回路において、 $R = 2.40[\text{k}\Omega]$ 、 $C = 0.0220[\mu\text{F}]$ であるとき、以下の各問に答えよ。

[16点]

- (1) ある周波数において、電圧増幅度が $A_v = 0.289$ であった。このとき、電圧利得 G_v の値を求めよ。 [5点]
- (2) 遮断周波数 f_c の値を求めよ。 [5点]
- (3) 電圧利得 G_v の周波数特性の概形を示せ。 [6点]




図6

5

表2は、SN74AUC00のデータシートより、推奨動作条件および電気的特性を抜粋したものである。これを用いて以下の各値を求めよ。ただし、 $V_{CC}=1.80[V]$ 、 $I_{OH}=-100[\mu A]$ 、 $I_{OL}=100[\mu A]$ とし、表2に示された値は有効数字3桁の精度で表されているものとする。

[各5点×2=10点]

- (1) Hレベル時のノイズマージン
- (2) Lレベル時のノイズマージン

表2 SN74AUC00の推奨動作条件および電気的特性

recommended operating conditions					
		MIN	MAX	UNIT	
V_{CC}	Supply voltage	0.8	2.7	V	
V_{IH}	High-level input voltage	$V_{CC}=1.1V$ to $1.95V$		$0.65 \times V_{CC}$	V
V_{IL}	Low-level input voltage	$V_{CC}=1.1V$ to $1.95V$		$0.35 \times V_{CC}$	V
I_{OH}	High-level output current	$V_{CC}=1.65V$		-8	mA
I_{OL}	Low-level output current	$V_{CC}=1.65V$		8	mA
T_A	Operating free-air temperature	-40	85	°C	

electrical characteristics over recommended operating free-air temperature range					
PARAMETER	TEST CONDITIONS	V_{CC}	MIN	MAX	UNIT
V_{OH}	$I_{OH}=-100\mu A$	0.8 to 2.7V	$V_{CC}-0.1$		V
	$I_{OH}=-8mA$	1.65V	1.2		
V_{OL}	$I_{OL}=100\mu A$	0.8 to 2.7V		0.2	V
	$I_{OL}=8mA$	1.65V		0.45	
I_I	$V_I=V_{CC}$ or GND	0 to 2.7V		± 5	μA
I_{CC}	$V_I=V_{CC}$ or GND, $I_O=0$	0.8 to 2.7V		10	μA
I_{off}	V_I or $V_O=2.7V$	0		± 10	μA

6

図7は、SN74ALS00Aを用いた図8の回路の入力Aに変化する信号を加えたとき、各部の電圧の変化を示したものである。スイッチング特性を表3とし、いずれのNANDゲートにおいても出力が変化するために最大の時間がかかるものとしたとき、図7に示した3か所の時間 t_{AB} 、 t_{BC} 、 t_d を求めよ。計算の過程は不要である。なお、図8では2種類の記号が用いられているが、3つともSN74ALS00Aを用いたNANDゲートである。

[各3点×3=9点]




図7 図8各部の電圧波形




図8

表3 SN74ALS00Aのスイッチング特性

switching characteristics						
PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	MAX	UNIT
t_{PLH}	A or B	Y	$V_{CC}=4.5V$ to $5.5V$, $C_L=50pF$,	3	11	ns
t_{PHL}			$R_L=500\Omega$, $T_A=MIN$ to MAX ‡	2	8	

‡For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

7

図9の回路の入力AおよびBにLレベルまたはHレベルの電圧を加えるとき、FETの状態および出力Yについて表4のようにまとめた。空欄を埋め、表を完成させよ。ただし、FETの状態については“ON”または“OFF”で、出力Yについては“H”または“L”で答えよ。

[各0.5点×20=10点、9.5点以上は整数位未満切り捨て、それ以外は整数位未満四捨五入]




図 9

表 4 図9の回路におけるFETの状態と出力

入力		FETの状態				出力
A	B	Q _{p1}	Q _{n1}	Q _{p2}	Q _{n2}	Y
L	L					
L	H					
H	L					
H	H					


情報工学科 3 年 電子回路 期末試験 略 解

1


- (1) $V_{DS} = 0.20[\text{V}]$
- (2) $V_{DD} - R_D I_F - 2V_F - V_{DS} = 0$
- (3) $R_D = 2.1 \times 10[\Omega]$

2

- (1) $\tau = 1.55[\text{ms}]$
- (2), (3)



- (4), (5)




3

- (1), (2), (3) 略
- (4) $A_v = \frac{\omega CR}{\sqrt{1 + \omega^2 C^2 R^2}}$

4

- (1) $G_v = -10.8[\text{dB}]$
- (2) $f_c = 3.01[\text{kHz}]$
- (3)



5

- (1) $0.53[\text{V}]$
- (2) $0.430[\text{V}]$

6

- (1) $t_{AB} = 8[\text{ns}]$
- (2) $t_{BC} = 11[\text{ns}]$
- (3) $t_d = 27[\text{ns}]$

7

入 力		FET の状態				出 力
A	B	Q _{p1}	Q _{n1}	Q _{p2}	Q _{n2}	Y
L	L	ON	OFF	ON	OFF	H
L	H	ON	OFF	OFF	ON	L
H	L	OFF	ON	ON	OFF	L
H	H	OFF	ON	OFF	ON	L